DIALOG(R)File 347:JAPIO

1

(c) 2002 JPO & JAPIO. All rts. reserv.

03100757 **Image available**

SEMICONDUCTOR MEMORY ELEMENT

PUB. NO.: **02-076257** [JP 2076257 A]

PUBLISHED: March 15, 1990 (19900315)

INVENTOR(s): IGUCHI KATSUJI

KAWAMURA AKIO

URAI MASAHIKO

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 63-227945 [JP 88227945]

FILED: September 12, 1988 (19880912)

INTL CLASS: [5] H01L-027/108; H01L-027/04

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 45.2

(INFORMATION PROCESSING -- Memory Units)

JOURNAL: Section: E, Section No. 935, Vol. 14, No. 255, Pg. 160, May

31, 1990 (19900531)

ABSTRACT

PURPOSE: To enable realization of a capacitor of large capacity by providing a plurality of memory cells connected with one electrode of the capacitor formed on a semiconductor substrate, by forming the capacitor so that one electrode of the capacitor has a columnar section, and by specifying the amount of a charge which can be accumulated in a side part of said electrode being vertical to the surface of the semiconductor substrate.

CONSTITUTION: A capacitor (C) is formed on a silicon substrate 1 so that it covers word lines 4 and 4' partially with interlayer insulation films 7 and 7' interlaid, and it is constructed of a first electrode 8 connected to a source region 5 of a transistor and a plate electrode 11 which is isolated from said first electrode 8 by an SiO(sub 2) film 10 and operates as a common wiring among a plurality of memory cells. The first electrode 8 is formed so that the side area thereof occupies $60^{\circ}c$ of the surface area thereof, and $60^{\circ}c$ or more of a charge accumulated in the capacitor is accumulated in the side part of the electrode. By this constitution, an accumulated capacity of the charge of the minimum value or above can be maintained when an element is integrated as high as 64 Mb.

DIALOG(R)File 345:Inpadoc Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

9188634

Basic Patent (No.Kind,Date): JP 2076257 A2 900315 < No. of Patents: 001>

SEMICONDUCTOR MEMORY ELEMENT (English)

Patent Assignee: SHARP KK

Author (Inventor): IGUCHI KATSUJI; KAWAMURA AKIO; URAI MASAHIKO

IPC: *H01L-027 108; H01L-027 04 Derwent WPI Acc No: G 90-127976 JAPIO Reference No: 140255E000160

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 2076257 A2 900315 JP 88227945 A 880912 (BASIC)

Priority Data (No,Kind,Date): JP 88227945 A 880912

⑩ 日本国特許庁(JP)

即特許出願公開

平2-76257 @ 公 開 特 許 公 報 (A)

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)3月15日

27/108 H 01 L 27/04

C

7514-5F 8624-5F H 01 L 27/10

3 2 5

審査請求 未請求 請求項の数 2 (全8頁)

半導体メモリ素子 60発明の名称

> 昭63-227945 2044 額

昭63(1988)9月12日 @出 随

勝 次 @発 明 者 井

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

男 Ш 村 昭 72発 明 者

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

老 潚 井 72)発 111

彦

正

シャープ株式会社 勿出 願 人

大阪府大阪市阿倍野区長池町22番22号

外1名 四代 理 人 弁理十 青 山

1. 発明の名称

半導体メモリ素子

- 2、特許請求の範囲
- (1) 半導体基板表面に形成されたトランジス タの一方の端子に、上記半導体基板上に形成され たコンデンサの一方の電極を接続したメモリセル を複数個有する半導体メモリ素子であって、

上記コンデンサの一方の電帳は、新面が柱状を しており、その電極の上記半導体基板表面に垂直 な側面部に書腹できる電荷量が、その電極に書積 できる電荷観全体の60%以上を占めるように形 成されたことを特徴とする半導体メモリ業子。

(2) 半導体基板表面に形成されたトランジス 夕の一方の端子に、上記半導体基板上に形成され たコンデンサの一方の電傷を接続したメモリセル を複数個有する半導体メモリ業子であって、

上記コンデンサの一方の電極がカップ状に形成 され、上記コンデンサの他方の電傷が上記カップ 状の電極の内面と外面に対向するよう形成された ことを特徴とする半導体メモリ業子。

3. 発明の詳細な説明

<産業上の利用分野>

この発明は、半導体メモリ素子に関し、更に詳 しくは、ダイナミック・ランダム・アクセス・メ モリ(以下、DRAMと称す)のメモリセル構造に 関する。

<従来の技術>

高集積化の先端を走るDRAMは、ここ3年内 に4倍の割合で記憶容量が増大しており、今後、 4 Mb, 1 6 Mb, 6 4 Mbと順次容量が増加してい くと予想される。このような集積度の向上を図る 上で、DRAMの記憶単位であるメモリセルを縮 小して行く必要がある。一方、放射線によるソフ トエラーを防止すると共に、十分なS/N比の信 号を確保するためには、メモリセル内の電荷書牘 容量はある最低値以上を保たねばならない。この ため、電荷蓄酸コンデンサを半導体表面に形成す る事は4MbDRAM以降不可能となっており、 この電荷書被コンデンサを、半導体基板に形成さ れた穴とか謂の内耶や、半導体基板表面に形成されたMOSトランジスタ上に形成する三次元構造メモリセルが一般化しつつある。

<発明が解決しようとする課題>

ところで、電極蓄積コンデンサを、半導体基板 に形成された穴とか溝、いわゆるトレンチの内部 に形成する方式は、トレンチの深さに応じて電荷 書積容量を増すことができるため、メモリセルを 縮小する上では有利であるが、深いトレンチを再 現性よく形成することが技術的に非常に困難であ るため、生産面で有利とはいえない。一方、電荷 蓄積コンデンサをMOSトランジスタ上に形成す るいわゆるスタック型メモリセルは、比較的生産 向きではあるが、上記トレンチを利用する場合に 比べてコンデンサ容量を大きくできないため、1 6 Mb、6 4 Mbと高集積化していく上で不利であっ た。これは、スタック型メモリセルの電荷蓄積電 極をなす多結晶シリコン膜の膜厚が0.3μ∞程度と 比較的薄く、電荷の大部分が上記電極の上面に書 積されているため、セル面積の縮小により蓄積電

る半導体メモリ素子であって、上記コンデンサの …方の電極がカップ状に形成され、上記コンデン サの他方の電極が上記カップ状の電極の内面と外 面に対向するよう形成されたことを特徴としてい る。

なお、第1および第2の発明共、半導体基板としてはp型又はn型のSi系板が好ましく、p型Si系板が好ましく、p型Si系板がより好ましい。また、コンデンサの第1の電極としては構又はひ煮をドーピングした多結晶シリコンが好ましい。さらに、コンデンサの誘電体膜の材質は、SiO*,Si*,N*,SiON,T*,O*,TiO*,及びこれらの複合膜等が好ましく、その膜単は単位面積当たりの容儀が2×10"F/cm*から1×10"F/cm*の範囲に入る膜厚が好ましい。

<作用>

第1の発明においては、半導体基板上に形成されたコンデンサが、断面が柱状をした一方の電極に書機できる電荷量全体の60%以上を、その電極の上記半導体基板表面に垂直な側面部に書機する

荷量が急激に減少するためである。

そこで、この発明の目的は、6.4 Mbと高集績 化する場合にも最低値以上の電荷書複容量を保つ ことができるようにしたスタック型メモリセルを 有する半専体メモリ業子を提供することにある。

<課題を解決するための手段>

上記目的を遠成するため、第1の発明の半導体 メモリ素子は、半導体基板表面に形成されたトランジスタの一方の端子に、上記半導体基板上に形成されたコンデンサの一方の電極を接続したメモリセルを複数側有する半導体メモリ素子であって、上記コンデンサの一方の電極は、断面が柱状をしており、その電極の上記半導体基板表面に垂直な個面部に普強できる電荷最が、その電極に書級できる電荷最が、その電極に書級できる電荷最大の60%以上を占めるように形成されたことを特徴としている。

また、第2の発明の半導体メモリ素子は、半導体基板表面に形成されたトランジスタの一方の場子に、上記半導体基板上に形成されたコンデンサの一方の電極を接続したメモリセルを複数個有す

また、第2の発明においては、半導体基板上に 形成されたコンデンサが、カップ状に形成された 一方の電極と、その電極の内面と外面に対向する ように形成された他方の電極との間に電荷を蓄積 する。

従って、第1、第2の発明共、セル面線の縮小に抗して、従来並の電荷書積容量を維持することができるため、2μm*程度の面積のスタック型メモリセルの実現が可能となり、64MbDRAMにも利用可能となる。

<実施例>

以下、この発明を図示の実施例により詳細に説明する。

第1の発明の実施例

第1 図は本実施例における 8.4 MbDRAMに適用可能なメモリセルの作製工程を示す図である。この第1 図の(A-1).(B-1).(C-1),(D-1)はそれぞれ平面図であり、(A-2).(B-2).(C-2).(D-2)はそれぞれ上紀各平面図の X-X線断面図である。

上記各平面図の一点銀線で囲まれた領域(2.0 μ m x 1.0 μ m)は一つのメモリセルの領域を示している。このメモリセルは機能的には一つのNチャンネルトランジスタ(T)と一つのコンデンサ(C)から構成される。このトランジスタは、ドレイン領域がビット線と接続され、このトランジスタのゲート電極となるワード線が高レベルにある時に導力し、上記ワード線が低レベルにある時にオープン状態となる。上記トランジスタが導通した状態において、ビット線とコンデンサの間で電がのやり取りが起き、信号の書き込み、読み出しがおこなわれる。

第1図の(D-1).(D-2)に示すように、上記トランジスタ(T)はP型ンリコン基板1をチャンネルとし、このシリコン基板1の表面にひ素拡散層よりなるソース領域5とドレイン領域6が形成されている。そして、このチャンネルの上にはゲート酸化模3を介してゲート電価となるワード線4が走っている。このワード線4は緯ドープ多

てトランジスタに関る製造工程は公知のものと大 差ないためここでは図示していない。

第1図の(A-L)および(A·2)はそれぞれト ランジスタ部形成後のメモリセルの平面図と断面 図である。本実施例では素子分離にいわゆるBO X法を用いた。すなわち、p型Si基板しの業子分 離價城2に漂さ0.6μmの溝(トレンチ)を形成し、 清側壁にイオン注入法により浅くポロン(B)を注 入し、次いで熱酸化法により100人のSIOz膜 を形成し、さらにLPCVD法によりSiO i 膜を 堆積し、最後にエッチパック法により平坦化し、 業子分離領域2の形成を完了する。次ぎにトラン ジスタのゲート絶縁酸さらにゲート電極となるワ - ド線形成工程に入る。なお、本実施例では折り 返しピット線構成をとっている。又、ワード線材 料は多結晶シリコン、ポリサイド、高融点金属等 が利用可能であるが、本実施例では郷ドープ多結 晶シリコンを用いた。まず、トランジスタ領域上 の平坦化時のエッチングストッパとして用いた多 結晶シリコンマスク等を剥離したのち、熱酸化法 結晶シリコンより構成されている。一方、コンデンサ(C)はシリコン基板1上に、層間絶縁膜7.7'を介してワード線4.4'を部分的に覆うように形成されており、トランジスタのソース領域5と接続された第1の電極8と、この第1の電極8とSiOx機10によって分離され、複数メモリセル間の共通配線となるプレート電極11とから構成されている。上記第1の電極8は、その表面積の80%を側面積が占めるように形成され、コンデンサに書えられる電荷の80%以上が電極側面部に書積されるようになっている。

本実施例では、64MbDRAM用メモリセルを対象として、0.1μmルールでセル設計をしているが、16MbDRAMメモリセルとしては0.5μmルールでセル設計をすることにより、セル面積が5μm[±]以下のメモリセルを実現できる。この場合、第1の電極の高さは0.5μm程度となり、全電荷の60%程度が第1の電極の側面都に蓄積される。

次に、製造方法について説明する。パターン値 画は電子ビーム協画装置を用いて行った。主とし

により100人類のゲート酸化酸3.3'を形成す る。次いで、燐ドープ多結晶シリコンを0.4μω厚 堆積し、続けて0.3μm厚のCVD-SiOn膜(Si ○•膜7,7',7''の一部)を堆積する。この2層 限をクード線パターン4.4′.4′′,4′′′へ加工 した後、燐(P)をイオン注入法により20KeV のエネルギーで3x10¹ºcm *注入し、0.1μm厚の LPCVD-SiOz膜を堆積し、エッチバックに より、ゲート電極スペーサ(SiOx膜7,7',7') の一郎となる)を形成し、さらにひ素(As)を30 KeVで5x1013cm-1注入した。以上の工程によ りしりD(Lightly Doped Drainーライトリ ド ープド ドレイン)構造のトランジスタのソース領 城5,5′,5′′及びドレイン領域6,6′,6′′が形 成できる。さらに、LPCVD-SiO.膜を0.1 μπ厚堆積し、エッチパック工程により、ワード側 制壁にのみSiOs膜を残す。このSiOs膜及び前 述のゲート電腦スペーサSiO x膜、CVD - Si O:膜よりなるSiO:膜7.7',7"によってワー ド線は完全に覆われ、同時にソース領域、ドレイ

ン領域上の閉口部は他から相互に絶縁分離された 機造となる。

次ぎに、コンデンサの作製工程を説明する。ま ず、第1図の(B-1),(B-2)に示すように、 端ドープ多結晶シリコンを1μ m厚堆積し、RI E法により、トランジスタのソース領域5.5°。 5 ** 等に接続した第1 電極 B , B *, 8 **, 8 ** * と トランジスタのドレイン領域 6,6',6'で接続 し、後にピット線とも接続する電極9、91、911 へ加工する。そして、第1図の(C-1)(C-2) に示すように、第1の誘電体膜となる50人厚の SiO:膜10,10',10''を無酸化法により形 成し、燐ドープ多結晶シリコンを0.1μm厚で堆積 し、ブレート電極し1へ加工する。この時、電極 9の周辺はマスクで覆われていないため、上記構 ドープ多額品シリコンはエッチング除去される。 しかし、ソース電極6とプレート電極11が短絡 しなければ、電弧9の周囲に上記牌ドープ多結品 シリコンが残ってもよい。

最後に、第1図の(D-1).(D-2)に示すよ

(A-2).(B-2).(C-2).(D-2).(E-2).(F-2)はそれぞれ上記各平面図のX-X線断面図である。

上記各平面図の一点質線で開まれた領域(2.0 μ m x 1.0 μ m)は一つのメモリセルの領域を示している。このメモリセルは機能的には一つのNチャンネルトランジスタ(T)と一つのコンデンサ(C)から構成される。このトランジスタは、ドレイン領域がピット線と接続され、ソース領域がコンデンサと接続される。そして、このトランジスタのゲート電極となるマード線が低レベルにある時に導通し、上記ワード線が低レベルにあるときにオープン状態となる。上記トランジスタが導通した状態において、ピット線とコンデンサの間で電筒のやり取りが起き、信号の書き込み、読み出しがおこなわれる。

第2関の(P-1),(P-2)に承すように、上 記トランジスタ(T)はP型シリコン高板21をチャ ンネルとし、このシリコン高板21の表面にひ素 拡散層よりなるソース領域25とドレイン領域2 うに、LPCVD法及びCVD法によりSiOェ膜 15を堆積し、エッチパック法により平坦化し、 ピット線とトランジスタのドレイン6を接続する ためのコンタクトホール16、16、16、16 %を開 ロし、Λ&Si合金を6.5μπ厚堆積し、ビット線1 7、17、17、17、17、11

以上の工程で形成されたメモリセルは、1 セル当たり、2 μm x 1μm = 2 μm の面積を有し、最小寸法は0.3μmである。レジストマスクにより加工されるパターンの最大アスペクト比は2.5と小さく、深いトレンチを掘る場合のような困難さはない。本実施例のメモリセルのコンデンサの容量は28 fF と実用上問題のない大きさであった。蓄積された環荷の保持時間は従来のスタック型セルと同等であった。

第2の発明の実施例

第2図は本実施例における64MbDRAMに 適用可能なメモリセルの作製工程を示す図である。 この第2図の(A-1),(B-1),(C-1),(D-1),(C-1),(D-1),(C-1),(D-1),(C-1)

6が形成されている。そして、このチャンネルの上にはゲート酸化膜23を介してゲート電腦となるワード線24が走っている。このワード線24は塔ドーブ多結晶シリコンより構成されている。一方、コンデンサ(C)はシリコン悪板21上に、
が問題線膜27,27を介してワード線24,247を部分的に覆うように形成されており、トランジスタのソース領域25と接続されたカップ状の第1の電極34と、この第1の電極34と誘電体膜36によって分離され、複数メモリセル間の共通配線となるプレート電極37とから構成されている。上記カップ状をした第1の電極34は、コンデンサに書積される電荷の約35%がその電極内面に蓄積される電荷の約35%がその電極内面に蓄積されるようになっている。

本実施例では、64MbDRAM用メモリセルを対象として、0.2μmルールでセル設計をしているが、16MbDRAMメモリセルとしては0.5μmルールでセル設計をすることにより、セル面積が4μm¹程度のメモリセルを実現できる。この場合、第1の電極の外数の高さは0.5μm程度でよい。

次に、製造方法について説明する。パターン語 画は、第1の発明の実施例と同様、電子ピーム語 画装置を用いて行った。また、主としてトランジ スタに関る製造工程は公知のものと大差ないため ここでは図示していない。

第2図の(A-1)および(A-2)はそれぞれトランジスタ部形成後のメモリセルの平面図と断面図である。ここまでの工程は、第1の発明の実施例の第1図の(A-1).(A-2)において説明したものと同様であるので説明を省略する。

次に、第2図の(C-1),(C-2)に示すように、コンデンサ形成部31.31',31''及びドレ

電腦をなすカップ状の電極34,34'.34''と、 ビット線とトランジスタのドレインを接続する電 板35,35'',35''が影成される。

次に、第2図の(E-1)。(E-2)に示すように、PolySi顧33を無酸化し、その上にSisN。 膜を堆積することにより、2個絶縁[36を形成する。更に、多結晶シリコン[37を堆積した後、 満を拡散し、コンデンサの第2の電極をなすプレート電極へ加工する。上記2層絶縁[36による 容像は6.7[F/μα]である。

最後に、第2図の(F-1)、(F-2)に示すように、層間絶縁膜38を堆積し、平垣化した後、ビット終コンタクトホール39.39'.39''を形成し、A&Si合金を0.5μm厚堆積し、ビット線40.40''.40''へ加工する。

以上の工程で形成されたメモリセルは、しせん 当たり、 2 μm x lμm = 2 μm² の面積を有し、 最小寸法は0.3μmである。レジストマスクにより 加工されるパターンの最大アスペクト比は2 と小 さく、深いトレンチを描る場合のような困難さは インービット線接合部32,32、32、のSl₁ N。模29及USiO₁模30をエッチング除去する。まず、無濃峰酸でSi₂N。を溶解した後、緩 衝沸酸でSiO₂膜をエッチングする。その後、1.2 μ_α厚の多結晶シリコン(PolySi)33を堆積する。

その後、第2図の(D-1).(D-2)に示すように、レジストを塗布し露光しないでペーキングし、O*RIEによりエッチングし、PolySi膜33の上部表面を露出する。この時、PolySi膜33により形成されたカップ状の電極の内部には上記レジストが幾存している。そして、RIE法によりPolySi膜33の上面をエッチングし、SiO*膜30の上面を露出させる。次いで、緩衝滞滞によりSiO*膜30をエッチング除去する。Si*N*膜29がエッチングストッパとなり、ワード線を被覆するSiO*膜27.27'はエッチングされない。さらに、気相よりひ寒(A*)をPolySi膜に拡致し、多結晶シリコン膜33を低低抗化する。以上の工程により、コンデンサの第1の

ない。本実施例のメモリセルのコンデンサの容量 は27[Fと実用上問題のない大きまであった。 蓄積された電荷の保持時間は従来のスタック型セ ルと同等かそれより長かった。

<発明の効果>

以上より明らかなように、第1の発明の半導体メモリネ子は、半導体基板表面に形成されたトランジスクの一方の端子に、上記半導体基板上に形成されたコンデンサの一方の電極を接続したメモリセルを複数倒有し、上記コンデンサの一方の電極、断面が柱状をしており、その電極の上記できる電荷量全体の長の光半導体基板表面に蓄積できる電荷量全体の長の光半を占めるように形成されているので、従来のスタック型メモリでは実現不可能だった大容量コンテンサを実現でき、セル顕微2μm²機度のスタック型メモリでは実現不可能だった大容量コンテンサを実現でき、セル顕微2μm²機度のスタック型メモリではより64MbDRAMを実現することができ、また、さらに記憶容量が大きいりRAMの電缆も可能である。

また、第2の舞唳の半導体メモリ常子は、半導

特蘭平2-76257(6)

体基板表面に形成されたトランジスタの一方の場子に、上記半導体基板上に形成されたコンデンサの一方の電腦を接続したメモリセルを複数個有し、上記コンデンサの一方の電極がカップ状に形成され、上記コンデンサの他方の電極が上記カップ状の電極の内面と外面に対向するよう形成されているので、第1の発明と関係の効果がある。

4. 図面の簡単な説明

第1図は第1の発明の一実施例の製造工程を説明する図であり、第1図の(A-1).(B-1).(C-1).(D-1)は平面図、(A-2).(B-2).(C-2).(D-2)はそれぞれ上紀平面図のX-X線断面図である。第2図は第2の発明の一実施例の製造工程を説明する図であり、第2図の(A-1).(B-1).(C-1).(C-1).(F-1)は平面図、(A-2).(B-2).(C-2).(D-2).(E-2).(F-2)はそれぞれ上紀平面図のX-X線断面図である。


- 1.21…P型シリコン基板、
- 4、2.4…トランリスタのゲート電極をなすワ


ード線、


- 5,25…トランジスタのソース領域、
- 6,26…トランジスタのドレイン領域、
- 8,34…コンデンサの第1電極、
- 10,36…コンデンサの誘電体膜、
- し1,37…コンデンサの第2電極、
- 17,40…ピット枠。

特 許 出 願 人 シャープ株式会社 代 団 人 弁理士 青山 幕 ほかし名


第 | 図









第2図







24 27 25 34

`**3**9"